首页 星云 工具 资源 星选 资讯 热门工具
:

PDF转图片 完全免费 小红书视频下载 无水印 抖音视频下载 无水印 数字星空

文件切割V1.0.1.zip

后端 458.52KB 10 需要积分: 1
立即下载

资源介绍:

蓝某云而言,上传资源必须小于100M,fat32文件格式只能存4G(实际3.9G)这是文件切割机就上场了,将大文件切割成数个小文件,再合并,亲测有效
在法律允许的前提下,非正确使用本内容造成任何法律责任和财产损失,皆由使用者承担

资源文件列表:

文件切割V1.0.1.zip 大约有5个文件
  1. 文件切割V1.0.1/免责声明.txt 113B
  2. 文件切割V1.0.1/文件切割V1.0.1.cpp 2.32KB
  3. 文件切割V1.0.1/文件切割V1.0.1.exe 1.91MB
  4. 文件切割V1.0.1/版权声明.txt 110B
  5. 文件切割V1.0.1/
0评论
提交 加载更多评论
其他资源 ViT算法及其在轴承故障诊断工程领域应用
ViT算法及其在轴承故障诊断工程领域应用
使用Quartus ii和Verilog语言构建一个32位CPU并实现FPGA单片机流水灯
Quartus II 是一款功能强大的 FPGA(现场可编程门阵列)设计软件。它提供了从设计输入、仿真、综合、优化、布局布线到最终的硬件配置的完整设计流程。Quartus II 支持多种硬件平台,包括但不限于 Cyclone、Arria 和 Stratix 系列 FPGA。 Quartus II 是电子工程师和研究人员在设计和开发 FPGA 应用时广泛使用的软件之一。供代码编辑器、项目管理工具等,提高设计效率,支持多种设计输入方式,如 VHDL、Verilog 等硬件描述语言。本文件代码使用Verilog语言。Verilog 是一种硬件描述语言(HDL),主要用于设计和模拟电子系统,特别是数字电路。Verilog 支持模块化设计,允许设计者将复杂的系统分解为更小、更易于管理的模块。配置上Quartus II提供功能仿真和时序仿真,提供在线调试工具。将综合后的逻辑映射到 FPGA 的物理结构上,并进行布线,成最终的配置文件,用于将设计下载到 FPGA 上,集成开发环境可以优化设计以提高性能和减少资源使用。本文件就是利用Quartusii工具,使用Verilog语言构建一个32位cpu。
HTML+CSS实现快速3D效果,六个案例源码分享 3D球体、正方体+鼠标渐入渐出效果、贴图正方体、球体相册、行星环绕相册
【HTML+CSS】实现快速3D效果,六个案例源码分享。3D球体、正方体+鼠标渐入渐出效果、贴图正方体、球体相册、行星环绕相册。使用于刚开始学习前端的人群,在不使用js的前提下就实现3D效果。代码简洁易懂,初级开发者利器。源码是开源的,任何人都可以借鉴。
QT封装的弧形进度条组件
在可视化应用中,弧形进度条应用也比较广泛,本示例封装了一个可复用、个性化的弧形进度条组件。示例代码介绍的非常详细,具有一定的参考价值,感兴趣的小伙伴们可以参考一下
libssh2库,内函编译好的32位和64位的动态库lib、dll,以及相关头文件
libssh2库,内函编译好的32位和64位的动态库lib、dll,以及相关头文件 include文件夹: libssh2.h libssh2_publickey.h libssh2_sftp.h lib文件夹: libssh2_x64.zip libssh2_x86.zip
数字滤波器的MATLAB与FPGA实现-AlteraVerilog版
数字滤波器的MATLAB与FPGA实现-AlteraVerilog版
计算机组成原理实验 8位可控加减法电路设计,原码一位乘法器设计,MIPS运算器设计,汉字字库存储芯片扩展实验,寄存器文件设
8位可控加减法电路设计,原码一位乘法器设计,MIPS运算器设计,汉字字库存储芯片扩展实验,寄存器文件设计,微程序地址转移逻辑设计.
计算机组成原理实验
8位可控加减法电路设计,原码一位乘法器设计,MIPS运算器设计,汉字字库存储芯片扩展实验,寄存器文件设

计算机组成原理实验
8位可控加减法电路设计,原码一位乘法器设计,MIPS运算器设计,汉字字库存储芯片扩展实验,寄存器文件设

计算机组成原理实验
8位可控加减法电路设计,原码一位乘法器设计,MIPS运算器设计,汉字字库存储芯片扩展实验,寄存器文件设
Qt学习记录(十)项目:数字炸弹/猜数字游戏
Qt学习记录(十)项目:数字炸弹/猜数字游戏 新手项目,佬们多多包含