:
计算机组成原理实验 8位可控加减法电路设计，原码一位乘法器设计，MIPS运算器设计，汉字字库存储芯片扩展实验，寄存器文件设
资源介绍:
8位可控加减法电路设计，原码一位乘法器设计，MIPS运算器设计，汉字字库存储芯片扩展实验，寄存器文件设计，微程序地址转移逻辑设计.
一、 实验目的
学生理解算术逻辑运算单元（ALU）的基本构成，掌握 Logisim 中各种运算组件的使用
方法，熟悉多路选择器的使用，能利用前述实验完成的 32 位加法器、 Logisim 中的运
算组件构造指定规格的 ALU 单元。
二、 实验内容
利用前面实验封装好的 32 位加法器以及 logisim 平台中现有运算部件，构建一个 32
位算术逻辑运算单元（禁用 Logisim 系统自带的加法器，减法器），可支持算术加、减、
乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算，支持常用
程序状态标志（有符号溢出 OF 、无符号溢出 UOF ，结果相等 Equal ），ALU 功能以
及输入输出引脚见后表，在主电路中详细测试自己封装的 ALU ，并分析该运算器的优缺
点。
三、 实验原理（电路图、电路引脚）
电路图
电路引脚
信号
输
入
/
输
出
位
宽
说明
X
输
入
32
位
操作数 X
Y
输
入
32
位
操作数 X
ALU_OP
输
入
4
位
运算器功能码，
具体功能见下
表
Result
输
出
32
位
ALU 运算结果
Result2
输
出
32
位
ALU 结果第二
部分，用于乘法
指令结果高位
或除法指令的
余数位，其它运
算时值为零
OF
输
出
1
位
有符号加减运
算溢出标记，其
它运算时值为
零
UOF
输
出
1
位
无符号加减运
算溢出标记，其
资源文件列表:
组原实验.zip 大约有6个文件
组原实验1.docx 243.36KB
- 组原实验2.docx 284.21KB
- 组原实验3.docx 380.51KB
- 组原实验4.docx 372.8KB
- 组原实验5.docx 377.72KB
- 组原实验6.docx 205.9KB
数字滤波器的MATLAB与FPGA实现-AlteraVerilog版
libssh2库，内函编译好的32位和64位的动态库lib、dll，以及相关头文件
include文件夹:
libssh2.h
libssh2_publickey.h
libssh2_sftp.h
lib文件夹：
libssh2_x64.zip
libssh2_x86.zip
蓝某云而言，上传资源必须小于100M，fat32文件格式只能存4G（实际3.9G)这是文件切割机就上场了，将大文件切割成数个小文件，再合并，亲测有效
ViT算法及其在轴承故障诊断工程领域应用
Qt学习记录（十）项目：数字炸弹/猜数字游戏
新手项目，佬们多多包含
纯netty，没有websocket
安卓APP期末设计作业
项目为https://www.bilibili.com/video/BV1QE411i7oQ/?spm_id_from=333.999.0.0&vd_source=30298dec9326e02d1a6336b519833fc4
实验报告包含背景、可行性分析、系统设计与实施和开发设计总结
GradleVersion为5.1.1
《整合 Spring Boot 和 Netty 实现 WebSocket》 代码写的太完美了！存一个！
资源来自:https://blog.csdn.net/dot_life/article/details/136575529