基于 smic40nm 工艺的逐次逼近型 10bit SAR ADC
摘要:本文介绍了基于 smic40nm 工艺的逐次逼近型 10bit SAR ADC。该 ADC 适合新手入门学习
使用,具有 50MHz 采样速率。文章将着重介绍 ADC 的各个模块,如栅压自举开关、CDAC、比较器和
SAR 逻辑电路,并提供了配套的教程和参考资料,包括学习资源、仿真代码和文献。
1. 引言
逐次逼近型(Successive Approximation Register, SAR) ADC 是一种常用的模数转换器,
具有较高的分辨率和较低的功耗。在本文中,我们介绍了基于 smic40nm 工艺的逐次逼近型 10bit
SAR ADC 的设计和实现。
2. 设计原理
2.1. SMIC40nm 工艺
SMIC40nm 工艺是上海微电子有限公司(SMIC)生产的一种先进 CMOS 工艺。它具有较小的晶体管尺
寸和低功耗特性,适合用于集成电路的设计。
2.2. 逐次逼近型 ADC 原理
逐次逼近型 ADC 通过逐位逼近的方式进行模数转换。它包括一个 SAR 逻辑电路、一个比较器、一个
栅压自举开关和一个电流数模转换器(CDAC)。在每个时钟周期中,SAR 逻辑电路通过比较器的输出
和预设的数字量来决定每一位的比特值。
3. ADC 模块设计
3.1. 栅压自举开关
栅压自举开关在 ADC 中起到重要的作用,它用于控制输入信号和比较器之间的连接。在本设计中,我
们采用了一种特殊的自举开关设计,以提高输入信号的线性度和减少开关电容对性能的影响。
3.2. CDAC 设计
CDAC 是逐次逼近型 ADC 中的核心模块之一,它用于将数字量转换为相应的模拟电流。在本设计中,
我们采用了一种异步采样时钟的设计,以减少时钟抖动对 ADC 性能的影响,并采用冗余设计来提高线
性度和减小误差。
3.3. 比较器设计
比较器是逐次逼近型 ADC 中的关键模块,它用于比较输入信号和参考电压,以确定每一位的比特值。
在本设计中,我们采用了一种高速、低功耗的比较器设计,以满足高速采样的要求。
3.4. SAR 逻辑电路设计
SAR 逻辑电路用于控制逐次逼近过程中每一位的比较和决策。在本设计中,我们采用了一种高效的逻
辑电路设计,以减少功耗并提高转换速度。