出总是对应于读寄存器号,不需要其他控制信号。但是写寄存器必须明确写使能
控制信号。写操作是边沿触发的,所有的写操作的输入必须在时钟边沿有效。因
为寄存器的写入是边沿触发的,故可以在同一时钟周期内读出和写入同一寄存器:
读操作读出以前写入的内容,而写入的内容在下一时钟周期才可读。寄存器号的
输入都是 5 位的,数据线为 32 位。
(2)模块接口
当前指令是否需要向寄存器中写入标志。
1:需要写入
0:不需写入
(3)功能定义
当输入 readreg1/readreg2 时,从对应编号的寄
存器中取出数据并通过 readdata1/readdata2 输
出 32 位数据
当 RegWrite 有效时,通过 RW 的输入选择对应编
号的寄存器,并将 WD 中输入的数据写入到相应寄
存器中
溢出信号为 1 时,将 1 存入 30 号寄存器第 0 位
ALU 模块
(1)基本描述
ALU 算数逻辑单元,是计算机的核心,在本次处理器设计中,ALU 可以执行的算